delovni zvezek za digitalne sisteme in krmilja z uporabo racunalniskega programa ewb electronics workbench breda tomc univ dipl inz mag matej kamin univ dipl inz albert zorko univ dipl inz joze plavec univ dipl inz solski center novo mesto junij kazalo uvod kombinacijska vezja vezja za aritmeticne operacije polovicni sestevalnik polni sestevalnik sestevalnik odstevalnik bcd sestevalnik kodirniki in prekodirniki kodirnik prekodirnik realizacija vezij z nand in nor vrati multipleksor in demultipleksor multipleksor demultipleksor sekvencna vezja pomnilne celice rs ff z nor vrati rs ff z nand vrati taktno krmiljen rs ff z nand vrati d ff jk ff jk ms ff digitalni stevci asinhronski stevec od do po modulu asinhronski vzvratni stevec od do asinhronski stevec od do po modulu sinhronski stevec od do po modulu delilnik frekvence pomikalni register shift register pomikalni register digitalno analogni d a in analogno digitalni a d pretvorniki d a pretvorniki a d pretvorniki uvod delovni zvezek je namenjen dijakom drugega letnika poklicnih in tretjega letnika elektrotehniskih sol za samostojno ucenje in poglabljanje znanja pri predmetu digitalni sistemi in krmilja s pomocjo racunalnika zajema vecino predpisane snovi izpuscena so le poglavja ki jih s programom ewb ne moremo zajeti to so poglavja o pretvarjanju med stevilskimi sistemi o kodih algebri dvovrednostne logike minimizaciji logicnih funkcij ter pomnilnikih ram eprom prvi del v delovnem zvezku zajema logicna vezja kot so aritmeticna vezja kodirniki in prekodirniki multipleksorji drugi del obravnava sekvencna vezja pomnilne celice registre sinhronske in asinhronske stevce na koncu so obdelani se analogno digitalni in digitalno analogni pretvorniki pri vsakem poglavju je najprej kratek teoreticni uvod potem sledi postopek resevanja naloge in resitev dodane so naloge ki jih ucenec resi sam resitev pa je v programu ewb nekatere naloge so resene s funkcijskimi simboli druge pa s konkretnimi integriranimi vezji ki so v knjiznici programa ewb tako ucenci najdejo povezavo med teorijo in prakso kombinacijska vezja logicna vezja so lahko kombinacijska ali sekvencna obicajno pa srecujemo obe vrsti vezij kombinacijsko vezje je sestavljeno iz logicnih elementov ki jim pravimo tudi logicna vrata ang gate katerih izhod je v vsakem casu odvisen od trenutne kombinacije na vhodu logicno vezje izvrsi predelavo informacij ki je povsem dolocena z boolovimi funkcijami projektiranje kombinacijskih vezij se zacne z besednim opisom najprej moramo vedeti kaj hocemo konca pa z diagramom ali skupino logicnih funkcij postopek je taksen definicija problema ugotavljanje stevila vhodnih in izhodnih spremenljivk izjavnostna tabela poenostavljanje dobljenih funkcij risanje logicnega diagrama navadno dobimo vecje stevilo poenostavljenih funkcij izbrati moramo najugodnejso varianto glede na najmanjse stevilo logicnih vrat najmanjse stevilo vhodov cim krajsi prenos skozi vezje energetske zmoznosti posameznih vrat material ki je na voljo ceno posameznih elementov vezja za aritmeticne operacije polovicni sestevalnik najpreprostejsa operacija je sestevanje pri operaciji se pojavi prenos na visje mesto vezje ki opravlja to operacijo je polovicni sestevalnik simbolicno ga narisemo kot pravokotnik z dvema vhodoma in dvema izhodoma izjavnostna pravilnostna ali logicna tabela a b c s sestevamo a b cpomeni prenos na visje mesto carry s pa vsota iz tabele napisemo funkciji c a b s a b v a b in narisemo vezje polovicni sestevalnik zna sestevati le in ce hocemo zgraditi vezje ki bo znalo sestevati tudi vecja stevila potrebujemo polni sestevalnik naloga v ewb ju sestavi vezje za polovicni sestevalnik resitev s shemo in datoteko aritmet polsest ca polni sestevalnik ta ima tri vhode a b in c prenos iz nizjega mesta in dva izhoda vsoto s in prenos na visje mesto c izjavnostna ali pravilnostna tabela a b c c s imamo dve funkciji treh spremenljivk c ab v ac v bc s a b c a b c znak v tem primeru pomeni logicno operacijo ex or narisimo se vezje naloga sestavi polni sestevalnik iz dveh polovicnih resitev s shemo in datoteko aritmet polni ca sestevalnik odstevalnik odstevalnik je elektronsko vezje ki nam odsteje dve n bitni stevili polne sestevalnike lahko zdruzimo v stiri bitne sestevalnike ce zelimo odstevalnik moramo stevilu pristeti dvojiski komplement stevila to naredimo tako da na vhode dodamo negatorje in pristejemo shema z datoteko aritmet odses ca vezje ki je odstevalnik ali sestevalnik iz stiri bitnega sestevalnika smo naredili kombinacijo sestevalnika in odstevalnika tako da smo na vhode za drugo stiri bitno stevilo vezali xor vrata z dvema vhodoma na prvi vhod xor vrat pripeljemo stevilo na drugem vhodu pa dolocimo ali bo vezje delovalo kot odstevalnik pripeljemo logicno ali kot sestevalnik pripeljemo logicno shema z datoteko aritmet ods sest ca c pozitivno negativno c odstevanje sestevanje ce je na sponki c logicna gre za odstevanje ce je pa za sestevanje ce je na sponki c logicna je pri odstevanju rezultat pozitiven ce je pa negativen primer s pomocjo odstevalnika odstej v dvojiskem sistemu stevili in preveri rezultat z odstevalnikom dobimo rezultat v desetiskem preizkus stevilo stevilo v naslednjem postopku bomo negativnemu spodnjemu stevilu nicle zamenjali z enicami in enice z niclami ter dobljenemu stevilu pristeli dvojiski kompliment z izracunom v binarnem sistemu smo prisli do pravilnega rezultata dobili smo pri katerem nam prvi stirje biti povejo vrednost stevila peti bit odebeljen pa nam pove ali je stevilo pozitivno ali negativno ker je peti bit je stevilo pozitivno v primeru da odstevamo vecje stevilo od manjsega odstevalnik ne poda direktno pravega rezultata zato moramo nicle zamenjati z enicami in enice z niclami ter pristeti nalogi odstej stevilo realiziraj odstevalnik z vezjem realiziraj odstevalnik ki izaracuna razlozi dobljeni rezultat resitvi obeh nalog s shemama in datoteko aritmet odses ca v prvem primeru je rezultat pozitiven indikator na mestu prenosa sveti in je enak v drugem primeru pa je rezultat negativen desetisko kar seveda ni pravilno potrebno bi bilo napraviti se dvojiski komplement bcd sestevalnik bcd sestevalnik sesteva stevila v bcd kodu in daje tudi rezultat v bcd kodu bistvo tega sestevalnika je da ugotovi kdaj je rezultat sestevanja neveljaven in tedaj pristeje realizacija naloga sestej v bcd kodu resitev s shemo in datoteko aritmet bcdsesn ca kodirniki in prekodirniki kodirnik kodirnik je kombinacijsko logicno vezje ki vsaki izmed m vhodnih linij na izhodu priredi binarno kodo na n izhodnih linijah njegova znacilnost je ta da ima vedno vecje stevilo vhodov kot izhodov kodirnik nam torej pretvori iz znanega sistema v neki kod primer realiziraj vezje ki bo ob pritisku na doloceno tipko desetisko cifro na numericnem delu tipkovnice na izhodu zapisalo bcd kodo poleg indikatorjev prikljuci na izhod se dekodirani sedem segmentni led prikazovalnik in opazuj izhodno stanje resitev vsaki numericni tipki dolocimo stikalo kajti ewb ne pozna tipk nato zgradimo pravilnostno tabelo ker je istocasno lahko pritisnjena samo ena tipka stikalo se realizacija mocno poenostavi d c b a iz pravilnostne tabele sledi d v c v v v b v v v a v v v v realizacija naloga bcd kodirnik realiziraj z diodno matriko resitev s shemo in datoteko kod prek kodirniki naloga ca prekodirnik prekodirnik je kombinacijsko logicno vezje ki pretvori en kod v drugega stevilo vhodov in izhodov je lahko enako ali pa razlicno primer na voljo imamo sedem segmentni led prikazovalnik s skupno katodo realiziraj vezje ki bo ob pritisku na numericno tipko na prikazovalniku prikazalo ustrezno cifro resitev nalogo moramo sedaj resiti nekoliko drugace saj nimamo na voljo dekodiranega led prikazovalnika zgraditi moramo torej prekodirnik iz bcd v sedem segmentni kod najprej je potrebno zapisati pravilnostno tabelo ker je prikazovalnik zgrajen s skupno katodo bo led dioda zasvetila takrat ko bo na vhodu logicna ker gre za bcd kodo se kombinacije od do ne bodo pojavile zato lahko te kombinacije oznacimo kot redundantne z x koristile nam bodo pri minimizaciji posameznih izhodov realizacija za realizacijo posameznih izhodov si lahko pomagamo z logicnim konverterjem v ewb programu ki nam funkcijo poenostavi in narise zaradi boljse preglednosti vsak izhod shemo oznacimo kot podvezje z ustrezno crko d c b a a b c d e f g x x x x x x x x x x x x x x x x x x x x x naloga realiziraj prekodirnik bcd ®sedem segmnetni kod ce imas na voljo led prikazovalnik s skupno anodo ker ewb ne pozna taksnega prikazovalnika za realizacijo uporabi led diode prostorsko jih smiselno razporedi opozorilo vsaka led dioda za svoje delovanje potrebuje dolocen elektricni tok ki je nastavljen v modelu resitev s shemo in datoteko kod prek prekodirniki naloga ca realizacija vezij z nand in nor vrati nand vrata lahko realiziramo na razlicne nacine ena izmed moznosti je na spodnji sliki primer preizkusi nand vrata v ewb izmeri izhodno napetost pri razlicnih stanjih stikal in izpolni logicno tabelo a b y logicni vrati nand scheffer in nor pierce tvorita funkcijsko poln sistem kar pomeni da lahko samo z enimi ali drugimi vrati realiziramo poljubno preklopno funkcijo ponavadi so preklopne funkcije zapisane v konjuktivni ali disjuktivni obliki v takih primerih najveckrat za realizacijo potrebujemo tri vrste logicnih vrat negatorje ali in in vrata oziroma tri razlicne tipe integriranih vezij kar seveda ni najbolj ugodno zato poskusamo realizacijo poenostaviti tako da funkcijo zapisemo v nand ali nor obliki pri tem si pomagamo z de morganovim pravilom naslednja tabela prikazuje realizacijo osnovnih logicnih vrat z nand in nor vrati logicna vrata nand nor preklopno funkcijo lahko v nand ali nor obliki realiziramo na dva nacina posamezna logicna vrata glede na zapis ali realizacijo funkcije enostavno preoblikujemo po zgornji tabeli ki pa najveckrat ne vodi v optimalno realizacijo kar se tice stevila uporabljenih vrat funkcijo postopoma z uporabo negacij in de morganovega pravila preoblikujemo v zeljeno obliko in jo sele nato realiziramo primer s programom ewb realiziraj preklopno funkcijo z nand dvo vhodnimi logicnimi vrati resitev funkcija je zapisana v pko obliki zato je potrebno poiskati ustrezne minterme in jih vpisati v veitchev diagram po poenostavitvi dobimo znak pomeni logicno disjunkcijo a b avb realizacija realizirati moramo eno negacijo dve konjunkciji in eno disjunkcijo glede na tabelo sledi iz funkcijske sheme je razvidno da dveh negacij zaporedoma nima smisla uporabiti zato ju seveda izpustimo sledi dovolj so torej samo stiri vrata ocitno taksen nacin vedno ne vodi v optimalno realizacijo zato postopamo nekoliko drugace ce funkcijo dvakrat negiramo in uporabimo de morganov izrek dobimo ta zapis pa ustreza zgoraj realizirani funkciji primer isto preklopno funkcijo realiziraj z realnim integriranim vezjem ki vsebuje stiri vhodna nand vrata resitev vhode in izhode posameznih vrat povezemo med seboj po funkcijskem nacrtu iz prejsnjega primera prikljucka a b sta vhoda y pa izhod prvih logicnih vrat poleg tega je potrebno integrirano vezje prikljuciti se na napajalno napetost vcc ter ga ozemljiti gnd ker potrebujemo stiri nand vrata zadostuje eno integrirano vezje realizacija primer realiziraj polovicni sestevalnik z dvo vhodnimi nor logicnimi vrati resitev kot vemo vsoto s polovicnega sestevalnika lahko realiziramo z ex or vrati postopek pretvorbe je sledec za prenos c pa velja realizacija z logicnimi vrati realizacija z integriranim vezjem ki vsebuje stiri vhodna nor vrata naloga realiziraj dvobitni komparator ki ugotovi kdaj je a b uporabi dvo vhodna nand logicna vrata najprej poskusi nalogo resiti sam potem pa se s pomocjo logicnega konverterja ter nastali shemi primerjaj resitev s shemo in datoteko nand nor naloga ca multipleksor in demultipleksor multipleksor multipleksor ali izbirnik je kombinacijsko logicno vezje ki izbere podatke iz n vhodnih linij in jih prenese po eni sami izhodni liniji izbira ustrezne vhodne linije se opravlja z n selekcijskimi ali izbirnimi vhodi spodnja slika prikazuje mux z stirimi vhodi ki je narejen iz osnovnih logicnih vezij naloga delovanje preveri v ewb programu resitev z datoteko mux demux mux ca z multipleksorji lahko tudi realiziramo poljubno preklopno funkcijo najbolj enostavna realizacija je takrat kadar imamo na voljo multipleksor s toliko izbirnimi vhodi kot ima funkcija spremenljivk primer realiziraj popolni sestevalnik z multipleksorjem za realizacijo uporabi integrirano vezje resitev taksen multipleksor ima tri izbirne vhode ali osem vhodov in en izhod ker moramo realizirati vsoto in prenos potrebujemo dve integrirani vezji na izbirne vhode a b c vhod c je najbolj utezen a pa najmanj pripeljemo sumande a b c na vhode d do d pa pripadajoce funkcijske vrednosti s in c danih mintermov na vhode enostavno prepisemo tabelo multipleksor je seveda potrebno prikljuciti na napajalno napetost v in ga ozemljiti gnd pri cemer mora biti g vhod ki omogoci delovanje vezja na logicni nicli y in w sta izhoda kjer velja a b c s c realizacija nekoliko bolj zapletena realizacija vezij z multipleksorji nastane takrat ko imamo na voljo le multipleksor ki ima manj selekcijskih vhodov kot ima funkcija spremenljivk takrat je potrebno multipleksor razsiriti na vec vhodov spodaj je narisan polni sestevalnik z multipleksorji ki imajo samo stiri vhode prvo vezje je za vsoto drugo pa za prenos na visje mesto primer realiziraj multipleksor z multipleksorjem resitev potrebujemo torej vhodov ali stiri selekcijske vhode zato potrebujemo na vhodu dva multipleksorja in seveda na izhodu se enega v katerem bomo izbirali prvih osem ali drugih osem linij pomembno je da na izbirne vhode prvih dveh multipleksorjev pripeljemo manj utezene spremenljivke b c d medtem ko na izhodnega najbolj utezeno spremenljivko a cisto vseeno pa je na katera vhoda pripeljemo izhoda prvih dveh seveda je pri tem potrebno pravilno izbrati selekcijski vhod oziroma pravilno pripeljati spremenljivko a realizacija ena izmed moznih realizacij je sledeca nalogi realiziraj komparator z multipleksorjem ki primerja dve dvobitni stevili in ugotovi kdaj je stevilo a vecje od b resitev s shemo in datoteko mux demux mux naloga ca realiziraj funkcijo stirih spremenljivk z multipleksorjem uporabi integrirano vezje resitev s shemo in datoteko mux demux mux naloga ca demultipleksor demultipleksor razsirja manjse stevilo vhodov ali vhodnih linij na vecje stevilo izhodnih v bistvu je to vezje dekodirnik in ga tako tudi obravnavamo podatkovnega vhoda nima aktivni izhod pa se pojavi z niclo ce je vhod ki omogoca delovanje enable e v stanju logicne nicle ce je ta v stanju logicne enice so tudi vsi izhodi v visokem stanju ne glede na to kaksno stanje je na izbirnih vhodih na shemi je d vhod tisti ki nadomesca podatkovni vhod ves cas mora biti v stanju logicne nicle c b a pa so selekcijski vhodi trenutno je izbran izhod o primer z demultipleksorjem realiziraj bcd dekodirnik resitev pri bcd dekodirniku potrebujemo izhodnih linij en sam demultipleksor je torej premalo seveda pa lahko prav tako kot pri multipleksorjih tudi demultipleksorje razsirjamo pot je ravno obratna na vhodni dmux pripeljemo vedno bolj utezene spremenljivke izhod bo seveda aktiven ko bo ta v stanju logicne nicle realizacija naloga realiziraj dekodirnik z dmux uporabi integrirano vezje resitev s shemo in datoteko mux demux demux naloga ca sekvencna vezja sekvencna vezja so sestavljena iz kombinacijskih vezij in pomnilnih celic pomnilne celice ali flip flopi so sestavljeni iz logicnih vrat in imajo sposobnost shranjevanja binarne informacije nic ali ena primer sekvencnega vezja so registri in digitalni stevci ali na kratko stevci stevce lahko razdelimo v dve skupini sinhronske stevce asinhronske stevce pri sinhronskih stevcih prihajajo taktni impulzi generatorja vzporedno k vsem pomnilnim celicam zato se pomnilne celice preklapljajo sinhrono pri asinhronskih stevcih prihajajo taktni impulzi generatorja samo k prvi pomnilni celici izhod prve pomnilne celice je vezan na clock vhod druge pomnilne celice itd pomnilne celice se druga za drugo preklapljajo registri so urejene mnozice pomnilnih celic uporabljamo jih za shranjevanje podatkov in za pomik vsebine po registru v levo ali v desno pomnilne celice rs ff z nor vrati primer narisi v programu ewb rs ff z nor vrati in preizkusi delovanje kaksno je stanje na izhodu q in q' ko je vhod s r resitev karakteristicna tabela rn sn qn qn rs pomnilna celica ima vhoda r in s ter izhoda q in q' karakteristicna tabela nam prikazuje delovanje rs pomnilne celice slabost rs pomnilne celice z nor vrati je da vhoda r in s ne smeta biti hkrati ker sta izhoda q q' vhod s postavi izhod q vhod r postavi izhod q pri vhodu s r ostane stanje izhoda q nespremenjeno q q ko je vhod s r je stanje na izhodu q q' kar si pa seveda ne zelimo opomba q' pomeni negirani izhod upori vezani proti masi so nujni pri realnih cmos integriranih vezjih realizacija z datoteko sekvencna rs nor ca rs ff z nand vrati primer narisi v programu ewb rs ff z nand vrati in preizkusi delovanje kaksno je stanje na izhodu q in q' ko je vhod s r resitev karakteristicna tabela rn sn qn qn slabost rs pomnilne celice z nand vrati je da vhoda r in s ne smeta biti hkrati nic ker sta oba izhoda q q' vhod s postavi izhod q vhod r postavi izhod q pri vhodu s r ostane stanje izhoda q nespremenjeno realizacija z datoteko sekvencna rs nand ca ko sta vhoda s r je stanje na izhodu q q' kar si pa seveda ne zelimo taktno krmiljen rs ff z nand vrati primer narisi v programu ewb taktno krmiljen rs ff z nand vrati in posebej opazuj stanje izhoda q in q'z logicnim analizatorjem pri s r kaksno je stanje na izhodu q in q' ko sta vhoda s r resitev karakteristicna tabela c rn sn qn qn x x x x slabost taktno krmiljene rs pomnilne celice z nand vrati je da vhoda r in s ne smeta biti hkrati ena ce je prisoten taktni impulz c ker je izhod q q' ce ni prisoten taktni impulz c ostane stanje izhoda q nespremenjeno stanje izhoda q se tudi ne spremeni ce je vhod s r ob prisotnosti taktnega impulza c vhod s postavi izhod q vhod r postavi izhod q seveda ce je prisoten taktni impulz c realizacija z datoteko sekvencna rs ff takt ca ko je vhod s r in ko je prisoten taktni impulz c je stanje na izhodu q q' cesar si ne zelimo casovni diagram logicni analizator prikazuje casovni potek taktnega impulza c izhodov q in q'pri s r izhod q q' ce je c izhoda q in q' oscilirata ce je c oscilacije si natancneje pogledamo ce zmanjsamo casovno bazo d ff primer narisi v programu ewb d ff in opazuj stanje izhoda q in q z logicnim analizatorjem ugotovi zakaj je potreben vhod c resitev karakteristicna tabela c dn qn qn d pomnilno celico dobimo tako da med vhoda r in s pomnilne celice vezemo negator pri sklenjenem stikalu c je izhod q ce je vhod d in izhod q ce je vhod d ce je stikalo c razklenjeno je stanje na izhodu q nespremenjeno za spremembo stanja na izhodu q je potrebno da je stikalo c sklenjeno realizacija z datoteko sekvencna d ff ca ko je vhod d in ko je prisoten taktni impulz c je stanje na izhodu q in q' casovni diagram logicni analizator prikazuje casovni potek taktnega impulza c izhodov q in q' pri d izhoda sta v stanju q in q' ne glede na stanje taktnega impulza c jk ff primer narisi v programu ewb jk ff ter nato posebej opazuj stanje izhodov q in q' z logicnim analizatorjem pri j k resitev karakteristicna tabela c rn sn qn qn x x x x delovanje jk pomnilne celice je podobno rs pomnilni celici le da je kombinacija k j dovoljena in pomeni spremembo stanja na izhodu vhod j ima enako vlogo kot vhod s pri rs pomnilni celici in vhod k ima enako vlogo kot vhod r pri rs pomnilni celici slabost jk pomnilne celice je v tem da za casa trajanja taktnega impulza izhod q oscilira ce sta vhoda j k temu se izognemo z jk master slave pomnilno celico realizacija z datoteko sekvencna jk ff ca ce sta stikali j in k sklenjeni dobimo na izhodu q oscilacije frekvenca osciliranja je odvisna od zakasnitve posameznih logicnih vrat casovni diagram logicni analizator prikazuje casovni potek taktnega impulza c izhodov q in q pri j k izhoda q in q' oscilirata oscilacije si natancneje pogledamo ce zmanjsamo casovno bazo jk ms ff primer narisi v programu ewb jk ms ff ter nato posebej opazuj stanje izhoda q in q' z logicnim analizatorjem pri vhodu j k resitev karakteristicna tabela jk ms ff je enaka karakteristicni tabeli jk ff v casu periode impulza c in pri vhodu j k nimamo oscilacij izhoda q to je pa tudi prednost jk ms ff pred jk ff jk ms je sestavljena iz dveh delov master gospodar ki spremeni stanje ko je c in slave suzenj ki se spremeni ko je c realizacija z datoteko sekvencna jk ms ff ca master slave casovni diagram logicni analizator prikazuje casovni potek taktnega impulza c izhodov q in q' pri j k izhoda q in q' ne oscilirata v casu periode taktnega impulza digitalni stevci asinhronski stevec od do po modulu primer narisi v programu ewb asinhronski stevec po modulu in nato opazuj stanje izhodov t pomnilnih celic z logicnim analizatorjem za lazje spremljanje delovanja prikljuci na izhod se segmentni prikazovalnik ali led diode resitev t pomnilno celico dobimo tako da vhoda jk ms ff zvezemo skupaj t vhod vezemo na napajalno napetost izhod q pomnilne celice se spremeni ob prehodu casovnega impulza c iz v tako da je frekvenca izhoda q pomnilne celice za polovico manjsa od vhoda c frekvenca taktnega impulza je dvakrat vecja od frekvence signala qb in stirikrat vecja od frekvence signala qa realizacija z datoteko sekvencna as m ca casovni diagram logicni analizator prikazuje casovni potek izhodov qb in qa izhodni signal qb ima dvojno frekvenco izhodnega signala qa stevec steje izhoda qb in qa lahko zapisemo tudi v tabeli s ×qa ×qb n stevilo taktnih impulzov n qa qb s asinhronski vzvratni stevec od do primer narisi v programu ewb asinhronski vzvratni stevec od do in nato opazuj stanje izhodov t pomnilnih celic z logicnim analizatorjem resitev izhod qa se spremeni ob prehodu iz v izhoda qb ker je izhod qb' vezan na vhod c naslednje pomnilne celice realizacija z datoteko sekvencna as do ca casovni diagram logicni analizator prikazuje casovni potek izhodov qb in qa izhodni signal qb ima dvojno frekvenco izhodnega signala qa stevec steje signala qb in qa lahko zapisemo tudi v tabeli s ×qa ×qb n stevilo taktnih impulzov n qa qb s asinhronski stevec od do po modulu primer narisi v programu ewb asinhronski stevec po modulu in nato opazuj stanje izhodov t pomnilnih celic z logicnim analizatorjem izhod lahko opazujes tudi s segmentnim prikazovalnikom ali z led diodami resitev izhodi q pomnilnih celic se postavijo v nic ko so izhodi qa qb in qc izhoda qa in qb vezemo na vhoda in vrat izhod in vrat pa vezemo na vhode r reset pomnilnih celic ko se pojavi na izhodu in vrat enica pomnilne celice resetiramo in stevec zacne steti od naprej realizacija z datoteko sekvencna as m ca casovni diagram logicni analizator prikazuje casovni potek izhodov qc qb qa in reset r preden gredo izhodi qc qb in qa v je na izhodu pomnilnih celic digitalna kombinacija samo toliko casa kolikor potrebuje reset signal r da zbrise pomnilne celice stanje sicer nastopi vendar samo za trenutek in ga pri stetju ne upostevamo stevec steje opomba ce imamo taksen stevec narejen z realnimi integriranimi vezji se lahko zgodi da so ene pomnilne celice hitrejse od drugih v tem primeru se ne resetirajo vse pomnilne celice temvec samo nekatere stevec ne bo zacel steti da se temu izognemo moramo podaljsati reset signal to naredimo z dodatno rs pomnilno celico naloga realiziraj asinhronski stevec po modulu resitev s shemo in datoteko sekvencna naloga ca sinhronski stevec od do po modulu primer narisi v programu ewb sinhronski stevec po modulu in nato opazuj stanje izhodov t pomnilnih celic z logicnim analizatorjem in s segmentnim prikazovalnikom resitev vzbujalna tabela q q q q q q t t t x x x x x x x x x x x x x x x x x x vhodne funkcije t t in t dolocimo s pomocjo veitchevih ali kv diagramov t qv qq t q t q' realizacija z datoteko sekvencna ss m ca casovni diagram logicni analizator prikazuje casovni potek izhodov qc qb in qa stevec steje naloga realiziraj sinhroni stevec po modulu s t pomnilnimi celicami resitev s shemo in datoteko sekvencna naloga ca delilnik frekvence primer narisi v programu ewb delilnik frekvence z in nato posebej opazuj stanje izhoda q prve in zadnje pomnilne celice z logicnim analizatorjem resitev delilnik frekvence z z enako obliko signala je v bistvu sinhronski ali asinhronski stevec po modulu z dodatno pomnilno celico ki daje dvajsetino frekvence taktnega impulza vzbujalna tabela sinhronskega stevca po modulu q q q q q q q q t t t t x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x vhodne funkcije t t t in t dobimo iz veitchevih diagramov t q q v q q q t q q t q' q t realizacija z datoteko sekvencna ss m ca casovni diagram sinhronskega stevca po modulu logicni analizator prikazuje casovne poteke izhodov qd qc qb in qa stevec steje iz casovnega diagrama vidimo da je potrebno izhodni signal qa zadnje pomnilne celice sinhronskega stevca po modulu peljati na vhod c naslednje pomnilne celice kjer dobimo na izhodu desetino frekvence izhodnega signala qd prve pomnilne celice ali dvajsetino frekvence taktnega impulza realizacija delilnika z datoteko sekvencna del f ca casovni diagram delilnika frekvence z logicni analizator prikazuje casovne poteke izhodov qd qa q in taktne impulze razmerje frekvence taktnih impulzov in signala q je dvajset ce bi zeleli vezje ki bi nam dalo desetino frekvence taktnega impulza bi potrebovali stevec po modulu in dodatno pomnilno celico ki bi dajala na izhodu desetino frekvence taktnega impulza pomikalni register shift register register je urejena mnozica pomnilnih celic uporabljamo jih za shranjevanje podatkov in za pomik vsebine po registru glede na nacin vpisovanja locimo registre s paralelnim vhodom in paralelnim izhodom pipo paralelnim vhodom in serijskim izhodom piso serijskim vhodom in paralelnim izhodom sipo serijskim vhodom in serijskim izhodom siso te pa delimo na dve skupini lifo fifo pomnilne celice registrov so krmiljene z bokom impulza ali ms ff registru pri katerem peljemo izhod nazaj na vhod pravimo krozni register pomikalni register naloga sestavi stiri bitni register ki pomika podatke v desno in preizkusi njegovo delovanje realizacija s shemo in datoteko sekvencna reg ca digitalno analogni d a in analogno digitalni a d pretvorniki zaradi lazje obdelave podatkov ponavadi neko analogno izmerjeno vrednost pretvorimo v digitalno zato moramo povsod kjer hocemo digitalno obdelovati podatke vstaviti med analogno napetost in nek digitalni sistem pretvornik imenujemo ga analogno digitalni pretvornik ali krajse a d pretvornik pogosto pa srecujemo tudi zahteve ko moramo nek digitalni podatek pretvoriti v analognega to storimo z digitalno analognim pretvornikom d a so precej enostavnejsi in so ponavadi kar sestavni del a d pretvornikov d a pretvorniki najbolj znani sta pretvorbi z uporovnim vezjem uteznostno in lestvicno vezje ce k uporovnemu vezju dodamo se operacijski ojacevalnik lahko analogno vrednost se ustrezno ojacimo primer dimenzioniraj bitni d a pretvornik z uteznostnim vezjem referencni vir naj bo obremenjen najvec z ma bit digitalne vrednosti naj pomeni v izhodne analogne vrednosti napetosti referencna vrednost napetosti naj bo v resitev za vezje na sliki velja glej naslednjo stran izhodna napetost je torej proporcionalna digitalni vrednosti katero dolocajo stikala a b c in d upori so izbrani tako da nosijo pravilne utezi prvi upor doloca najbolj utezen bit msb zadnji pa najmanj utezeni lsb ker ojacevalnik obraca fazo moramo na vhod pripeljati negativno vrednost referencne napetosti maksimalni izhodni tok ki je omejen na ma doloca referencna napetost ta bo stekel takrat ko bodo vsa stikala vkljucena pri npr vhodni kombinaciji mora biti izhodna napetost enaka v sledi se izracun upora r realizacija z datoteko a d a pretv d a primer ca pomanjkljivost tega vezja je v visokem razmerju med najvisjo in najnizjo upornostjo v vezju temu se izognemo z lestvicnim vezjem ki vsebuje le dve upornosti r in r primer dimenzioniraj bitni d a pretvornik z lestvicnim vezjem referencni vir naj bo spet obremenjen najvec z ma bit digitalne vrednosti pa naj pomeni v izhodne analogne vrednosti napetosti referencna vrednost napetosti je v resitev bistvo te vezave je v tem glej sliko na naslednji strani da se razmere v vezju popolnoma nic ne spremenijo ce so stikala v polozaju ali vzrok temu je operacijski ojacevalnik ki ima zelo visoko ojacanje upornost se v vsaki paralelni veji razpolovi zato skozi stikala tecejo toki i i i in i skupni tok ki ga poganja referencna napetost je enak i upornost celotne verige uporov pa je vedno enaka r sledi v tem vezju je referencni vir ves cas enako maksimalno obremenjen pri digitalni vrednosti mora biti na izhodu v sledi izracun r realizacija z datoteko a d a pretv d a primer ca naloga dimenzioniraj bitni d a z lestvicnim vezjem pri katerem naj ima bit vrednost v u v i ma resitev s shemo in datoteko a d a pretv d a naloga ca a d pretvorniki obstaja veliko nacinov a d pretvorbe ki se med seboj razlikujejo po hitrosti pretvarjanja in natancnosti postopek pretvorbe je sledec vzorcenje ce gre za pretvorbo sestavljenih ali izmenicnih signalov amplitudna kvantizacija kar pomeni prirediti analogni vrednosti najblizjo diskretno vrednost kodiranje v ustrezno digitalno vrednost primer realiziraj bitni a d pretvornik s paralelnimi komparatorji ali z vzporedno pretvorbo resitev pretvornik mora imeti toliko amplitudnih stopenj ali referenc kolikor ima izhod digitalnih vrednosti tocneje n ker za vrednost nic ne potrebujemo reference zato potrebujemo tudi toliko analognih komparatorjev seveda je potrebno taksno stanje na izhodu komparatorjev se kodirati v binarno vrednost vec ko imamo amplitudnih stopenj komparatorjev bolj natancno lahko npr izmerimo ali pretvorimo neko analogno vrednost napetosti realizacija z datoteko a d a pretv a d vzp a d ca naloga za zgornji primer bitnega a d pretvornika analiziraj kodirno vezje namig sedem amplitudnih stopenj moras pretvoriti v binarno vrednost in zapisati pravilnostno tabelo glede na stanje komparatorjev pri minimizaciji si pomagaj z logicnim konverterjem izhodno stanje komparatorjev binarna vrednost a b c ostale kombinacije ki se nikoli x x x ne pojavijo x x x x x x primer realiziraj bitni a d pretvornik s postopnim priblizevanjem vrednosti delovanje in resitev pretvornik deluje tako da se analogni signal pretvori v digitalnega bit za bitom kjer pretvorbo pricnemo pri najvisjem bitu pri bitni pretvorbi najprej postavimo vrednost ta se preko d a pretvornika pretvori v analogno vrednost u in v analognem komparatorju primerja z vhodno napetostjo u ce je u u ostane vrednost komparatorja k nic in bit ostane v registru v nasprotnem primeru pa se bit izbrise nato se v naslednjem koraku postavi drugi najbolj utezeni bit in izvede primerjava korak se ponovi za vsak postavljeni bit realizacija z datoteko a d a pretv a d a d post prib ca postavljanje in pomik bitov se izvrsi s pomicnim registrom izvedenim z jk ff s tipko start postavimo ff v stanje spodnji stirje ff skupaj z nand vrati odlocajo ali postavljeni bit ostane ali ne na sliki je primer ko je vhodna napetost v izmerjena pa v d a pretvornik je izveden z uteznostnim vezjem shema celotnega d a pretvornika shema d a pretvornika